MOS管噪声和栅极电阻

沟道热噪声和闪烁（1/f）噪声，是MOS管的两个主要噪声来源，作为模拟IC设计工程师的你，自是再也熟悉不过。

但是，除了上面两个噪声来源，如果我让你再说出一个，你能说出来吗？闲话少叙，今天本篇文章的主角是MOS管栅极电阻。

首先先简单介绍一下栅极电阻到底是什么。

栅极电阻栅极电阻也就是充当MOS管的栅极gate的多晶硅带来的电阻。

Figure 1展示了这一点，与此同时，源漏端的寄生电阻也展示在图中。

这个电阻的阻值大小随着管子的W增大而变大，而源漏端的电阻阻值则是随着管子的W增大而变小的。

所以当管子尺寸较大时，gate的poly电阻带来的寄生效应会更明显。

Figure 1. MOS管的layout将Figure 1用一个电路模型替换的话，我们希望是Figure 2的样子。

关键在于，Figure 2中的R1到底是谁？假设Figure 1中G端看到总的电阻大小是RG。

Figure 2. Figure 1的简化电路模型有人说，这还用思考吗，不就是gate端看到的总电阻大小RG吗？事实真的是如此吗？为便于分析，将RG等分N个同样大小的电阻，每个电阻大小为RG/N，且每个电阻都与一个尺寸为W/N的管子的gate相连。

Figure 3说明了这一点。

可以看到的是，最左边的RG1能够看到所有的W/N的管子，而右边的电阻能够看到的管子个数只会越来越少。

看到这里，那些回答R1就是RG的小伙伴们，内心还坚定吗？Figure 3. Figure 1的等效电路模型为了找出R1究竟是谁，参考Figure 2和Figure 3，我们可以写出下面的等式：所以，R1其实是RG的三分之一。

这个结论很惊讶吧，确实是。

因为RG其实就是寄生引起的，所以layout对其的影响很大。

下面介绍如何优化layout以降低RG带来的噪声干扰。

降低RG可以使用多个finger的方式来降低RG的影响，效果显著。

以Figure 4的 2 个finger为例，一个宽度为W的管子拆成2个W/2的小管子，这样RG也以并联的方式连接，最终等效的R1=RG/12。

Figure 4. 将一个管子拆分成 2 finger的形式如果拆分成3个finger，最终等效的R1=RG/27。

如果拆分成4个finger，最终等效的R1=RG/48。

其实，依次类推，你会发现，R1与RG和finger个数的关系是：与finger个数的平方成反比。

INSIGHT一般来说，gate端的寄生电阻带来的热噪声不会给电路噪声增加很大的负担，因为相比沟道热噪声，这个寄生电阻一般不会大到能与其比肩的程度。

也就是说，一般情况下，以下关系总会存在：但是，在二般情况下，你就要小心了。

如果你的电路不满足上式，那就要明白哪里出了问题，以及怎么去改正。

以我查到的一个工艺数据来看，gate端的poly电阻，即便有silicide降低阻值，方块电阻也可能会有20欧姆的大小。

相比金属的0.1、0.2欧姆的方块电阻，确实大了很多很多。

所以，关键电路在layout上应避免poly代替金属走线。

另外，降低热噪声也不是一味增大gm就完事大吉，gm增大到一定程度，R1将会带来限制。

这一点你也要清楚。

变压器的基本知识标签：变压器(865)变压器的基本知识变压器几乎在所有的电子产品中都要用到，它原理简单但根据不同的使用场合（不同的用途）变压器的绕制工艺会有所不同的要求。变压器的功能主要有：电压变换；阻抗变换；隔离；

ESD电路设计防护元件瞬TVS和静电抑制器的应用防止由ESD 引起的失效的第一步是电路设计。 要从ESD出发，选用适合于应用需求的器件。 对采用不易受 ESD 损坏的元器件的电路进行恰当的设计，就可减少电路板和系统现场失效的发生率。 例如，决不因其速度较快而选用某个器件，而要按所需的工作速度来挑选合适的器件。 高速逻辑转换会产生高频电磁场，干扰电路板上的其它器件。 高速器件使用不当，会因开关引起的有害辐射而添麻烦。 　　预计到现场可能出现的问题，才能按照在各种工作环境中正常工

电感功率计算





左侧为一电流源Is,开关从左打到右（进入状态2）的切换时间视为零，求状态2导通时间t内电感的功率。


4种计算方式中哪种是正确的呢？请不吝赐教。