基于ZETA拓扑结构的DC/DC转换器设计

引言

同 SEPIC DC/DC 转换器拓扑结构类似，ZETA 转换器拓扑通过一个在输出电压上下范围变化的输入电压提供正输出电压。

ZETA 转换器也需要两个电感和一个串联电容器（有时称飞跨电容）。

SEPIC 转换器使用一个标准升压转换器进行配置，ZETA 转换器则不同，它通过一个驱动高端 PMOS FET 的降压转换器进行配置。

ZETA 转换器是对不稳定输入电源进行调节的另一种方法，它就像一个低成本墙式电源。

我们可以使用一个耦合电感来最小化电路板空间。

本文将介绍如何设计一个运行在连续导电模式 (CCM) 下带耦合电感的 ZETA 转换器。

基本工作原理

图 1 显示了 ZETA 转换器的简单电路图，其由一个输入电容 C_IN、一个输出电容 C_OUT、耦合电感 L1a 和 L1b、一个 AC 耦合电容 C_C、一个功率 PMOS FET 即 Q1，以及一个二极管 D1 组成。

图 2 显示了 Q1 为开启状态和 Q1 为关闭状态时，在 CCM 下运行的转换器。

图1ZETA 转换器的简单电路图

若想要知道各个电路节点的电压，在两个开关都为关闭状态且无开关操作时对 DC 条件下的电路进行分析很重要。

电容C_C与 C_OUT 并联，因此在稳态 CCM 期间 C_C 被充电至输出电压 V_OUT。

图 2 显示了 CCM 运行期间 L1a 和 L1b 的电压。

图2CCM 运行期间的ZETA 转换器

Q1 关闭时，L1b 的电压必须为 V_OUT，因为其与 C_OUT 并联。

由于 C_OUT 被充电至 V_OUT，因此 Q1 关闭时 Q1 的电压为 V_IN + V_OUT；这样一来， L1a 的电压便为相对于 Q1 漏极的 –V_OUT。

Q1 开启时，充电至 V_OUT 的电容 C_C 与 L1b 串联；因此 L1b 的电压为 +V_IN，而二极管 D1 的电压则为 V_IN + V_OUT。

图 3 显示了通过各种电路组件的电流。

Q1 开启时，输入电源的能量被存储在L1a、L1b 和 C_C 中。

L1b 还提供 I_OUT。

Q1 关闭时，C_C 持续为 L1a 提供电流，而 L1b 再次提供 I_OUT。

图3CCM 期间ZETA 转换器的分量电流

占空比

假设 100% 效率占空比 D，用于 CCM 运行的 ZETA 转换器，其为：

它还可以被重写为：

Dmax 出现在 V_IN(min)，而 Dmin 出现在 V_IN(max)。

选择无源组件

设计任何 PWM 开关调节器的首要步骤之一便是决定允许多少电感纹波电流 ΔI_L(PP)。

过多会增加 EMI，而过少又会导致不稳定的 PWM 运行。

一般原则是给 K 分配一个介于 0.2 和 0.4 平均输入电流之间的值。

理想纹波电流的计算如下：

在理想紧密型耦合电感中，每个电感的单芯上都有相同的绕组数，这时耦合迫使纹波电流在两个耦合电感之间等分。

在现实耦合电感中，电感并没有相等的电感，并且纹波电流也不会完全相等。

无论如何，在理想纹波电流值的情况下，如果存在两个单独的电感，则我们将耦合电感中要求的电感估算为实际需要的一半，如方程式 4 所示：

为了能够承受负载瞬态，在高端电感中，耦合电感的饱和电流额定值需至少为稳态峰值电流的 1.2 倍，其计算方法如方程式 5 所示：

请注意，I_L1b(PK) = I_OUT +ΔI_L/2，其小于 I_L1a(PK)。

与降压转换器一样，ZETA 转换器的输出有非常低的纹波。

方程式 6 计算了完全由电容值引起的输出纹波电压部分：

 

其中 f_SW(min) 为最小开关频率。

方程式 7 计算了完全由输出电容 ESR 引起的输出纹波电压部分：

请注意，这两个纹波电压部分均被相移，且不直接相加。

就低 ESR（例如：陶瓷电容）电容而言，可以忽略 ESR 部分电压。

要想满足应用的负载瞬态要求，最小电容限制是必需的。

输出电容必须有一个大于电容 RMS 电流的 RMS 电流额定值，其计算方法如方程式 8：

输入电容和耦合电容吸取和下拉的电流电平相同，但开关周期相反。

与降压转换器类似，输入电容和耦合电容都需要 RMS 电流额定值，

方程式 10a 和 10b 计算了完全由各自电容器电容值引起的输出纹波电压部分：

方程式 11a 和 11b 计算了完全由各自电容器 ESR 值引起的输出纹波电压部分：

此外，两个纹波电压组成部分均被相移，且不直接相加；同时，就低 ESR 电容器而言，ESR 电压部分再次可以被忽略。

典型的纹波值小于输入电容输入电压的 0.05 倍，也小于耦合电容输出电压的 0.02 倍。

选择有源组件

我们必须谨慎选择功率 MOSFET，以便它可以处理峰值电压和电流，同时最小化功耗。

功率FET的电流额定值可以决定ZETA转换器的最大输出电流。

如图 3 所示，Q1 承受了 V_IN(max) + V_OUT 的最大电压。

Q1 的峰值电流额定值必须为

在相关环境温度下，FET 功耗额定值必须大于传导损耗（FET r_DS(on) 的函数）和开关损耗（FET 栅极电荷的函数）的和，计算方法如方程式 13 所示：

其中，Q_GD 为栅极到漏极电荷，Q_G 为 FET 的总栅极电荷，I_Gate 为最大驱动电流，而 V_Gate 为控制器的最大栅极驱动。

Q1 的 RMS 电流为：

输出二极管必须要能够处理与Q1相同的峰值电流，即I_Q1(PK)。

该二极管还必须能够承受大于 Q1 最大电压（V_IN(max) + V_OUT）的反向电压，以处理瞬态和振铃问题。

由于平均二极管电流为输出电流，因此二极管的封封装必须要能够驱散高达 I_OUT×V_FWD 的功率，其中 V_FWD 为肖特基二极管 I_OUT 的正向电压。

环路设计

ZETA 转换器是一种具有多个实复极频和零频的四阶转换器。

与 SEPIC 转换器不同，ZETA 转换器没有右半面零点，并且更容易获得补偿，以使用更小的输出电容值达到更大环路带宽和更好负载瞬态结果。

参考文献 1 提供一个基于状态空间平均法的较好数学模型。

该模型将电感 DC 电阻 (DCR) 排除在外，但却包括了电容 ESR。

尽管参考文献 1 中的转换器使用陶瓷电容，但就后面的设计举例而言，电感 DCR 代替了电容 ESR，这样模型便可以更加紧密地匹配测得值。

开环路增益带宽（即利用一个可接收的典型 45º 相位余量让增益穿过零频的频率），应该大于 L1b 和 C_C 的谐振频率，这样反馈环路便可以在该谐振频率下利用基频阻尼输出端出现的非正弦纹波。

设计举例

就本例而言，诸多要求都是针对一个 η= 0.9 峰值效率的 12-V、1-W 电源。

负载为稳态，因此几乎看不到负载瞬态。

2-A 输入电源为 9 到 15V。

我们选择了异步电压模式控制器即 TI TPS40200，其工作在 340 和 460kHz 之间的开关频率下。

输入端和快速电容器的最大允许纹波分别为彼此交叉最大电压的 1%。

最大输出纹波为 25 mV，而最大环境温度为 55ºC。

由于 EMI 并不是问题，通过使用最小输入电压，我们选择了具有更低电感值的电感。

下一页的表 1 概括了前面介绍的一些设计计算方法。

我们忽略了方程式 7 到 9 以及方程式 11，因为使用了高 RMS 电流额定值的低 ESR 陶瓷电容。

表 1 举例ZETA转换器设计计算

图 4 显示的是示意图，而图 5 则显示了 ZETA 转换器的效率。

在下一页，图6 显示了转换器在深度 CCM 下的运行情况，而图 7 则显示了环路响应。

图4    1A 电流时9V 到15V V_IN 和12-V V_OUT 的ZETA 转换器设计

图5举例ZETA 转换器设计的效率

图6V_IN=9V 且I_OUT=1A 时的运行情况

图7V_IN=9V 和15V 且I_OUT=1A 时的环路响应

结论

像 SEPIC 转换器一样，ZETA转换器是另一种转换器拓扑结构，其通过一个在输出电压上下范围变化的输入电压来提供稳定的输出电压。

相比SEPIC转换器，ZETA 转换器的好处包括更低的输出电压纹波，以及更简单的补偿。

缺点是要求更高的输入电压纹波、更大容量的飞跨电容以及一个能够驱动高端 PMOS 的降压转换器（例如：TPS40200 等）。

一种印制线路板的首件板存放转运车背景技术
印制线路板生产过程中很多工序都需要先做首件板,以确定所使用的机器、胶片、网版、药水性能、镀层厚度、可焊性等条件及工具是否适合接下来的批量生产，例如外层曝

高速数字电路电源系统的电磁兼容研究        随着实时信号处理的速率不断加快，数字电路系统的时钟频率也随之增加。同时，半导体工艺的改进，也使得电路系统中信号边沿速率提升到ns级甚至更高的级别。快速的

IIC-2012展会简约纳自主开发“中国芯”登场 简约纳电子有限公司将在IIC-2012上展示几大亮点技术与产品：完全自主开发的32位RISC+DSP微处理器内核，无线+定位单芯片解决方案，以及无线安全加密技术。 32位RISC+DSP微处理器内核

大电流电感