基于MSP430行驶车辆检测器的设计

图3：RAM(ODD，EVEN)写信号时序图

同时要注意：如果在处理完一帧图像后再采集下一帧时，图像数据已经进入了偶场或奇场，此时若开放图像采集，由于不是从图像头开始采集，所采图像将不完全，因此需要确定图像采集开始的基准。这里设计只在RTS0的上升沿才检测图像采集开始信号是否产生，这样每帧图像只在 RTS0的上升沿才开始采集，即每次都从偶场开始，这样就避免了图像数据的混乱，保证图像的开始基准。另外，由于存放图像数据的SRAM(奇、偶场 SRAM)地址是由CPLD控制产生的，那么如果将SAA7111A转换输出的VPO[15:0]直接存放在SRAM中，势必就会影响数据、地址的同步，导致不同的数据写入同一个地址，同一个数据写入不同的地址，从而造成读写错误。因此，考虑将SAA7111A输出的VPO[15:0]也作为CPLD的输入信号，在CPLD里通过延时作同步处理后再连接到SRAM的数据线上，这样就可以满足时序要求使数据写入正确的地址。

1/2 12下一页尾页

3.2 总线逻辑切换设计

在前面提到了CPLD和DSP之间的总线切换管理是设计中的难点，在数据采集过程CPLD必须掌握总线控制权，切换到数据处理过程DSP必须掌握总线控制权。为了解决这个无缝切换问题，这里充分利用DSP的保持请求信号nHOLD和保持响应信号nHOLDA来协调总线切换[3]。

通过置DSP的XF引脚为低电平，告诉CPLD开始控制SAA7111A进行图像采集。在DSP_XF连接到CPLD为高电平(DSP_XF初始状态应该为低电平)时，CPLD产生DSP_ HOLD总线请求切换信号，该信号连接到DSP的nHOLD引脚请求DSP进入保持状态，在3个机器周期后DSP做出响应：产生nHOLDA低电平信号到 CPLD，而且外部数据总线、外部地址总线和控制总线都变成高阻态。此时DSP进入保持状态，CPLD控制各总线操作;当一帧图像采集、存储完成后 CPLD产生nINT中断信号通知DSP开始处理处理数据，同时并置高DSP_ HOLD引脚使得DSP的nHOLD脚也置高，并通过对CPLD编程将CPLD与SRAM连接的各个外部数据总线、外部地址总线和控制总线都置成高阻态，而在nHOLD置高3个机器周期后DSP外部数据总线、外部地址总线和控制总线都脱离高阻态，DSP进入正常工作状态，DSP置XF脚为高电平，收回总线控制权进行数据处理;

光交换技术在通信网络中的应用 光纤网络作为高速有效的代名词已经深入人心，在通信系统中也已经大规模的实现部署和应用。而实现透明的、高生存性的全光通信网是宽带通信网的发展目标。光交换技术作为

ob2263的哪个兼容片，不需要接100K的振荡电阻？如题，请知道的朋友告知，谢谢。CR6853OB2273A去掉调频电阻，就是定频了，OB2273A,或者PR6863都是一样的东西有规格书吗？PR6863_E_V2.2.pdf谢谢力生美LN3C53 可以替代 ，我电话15817295

贴图法贴图法制作PCB的步骤如下：1）购买封箱胶带（是一种具有粘胶的胶带）。2）将封箱胶带裁成合适的宽度，需要钻孔的线条宽度应在1.5mm以上。3）按设计图形贴到覆铜板上，贴图时要压紧，否则腐蚀

 3/5   首页 上一页 1 2 3 4 5 下一页 尾页