MOS管开通过程中米勒平台的问题--探讨MOS管漏源电压下降的原因

图1 为N沟道mos管的结构，以N沟道MOS为例进行分析.

图2 为一个具体的电路

条件L为一个电感负载，VD0为续流二极管。

图3 为电路中信号的波形图

为便于理解，将书中对导通过程进行描述：

阶段一（t0-t1） 在该阶段之前，MOS管处于关断状态，栅源电压为0，续流二极管VD0导通。在t0时刻，驱动电压VGG变正，栅极电容C_GD被充电，栅极电压逐渐上升。到t1时刻，栅源电压超过阈值电压（ V_GS(th) )，在此期间MOS管并未导通。

阶段二（t1-t2） 在t1时刻，栅源电压V_GS开始超过阈值电压（ V_GS(th) )，MOS管开始导通，驱动源对栅源电容继续充电，栅源电压V_GS的继续上升，漏极电流i_D受转移特性的制约而与栅压成比例地上升，直到t2时刻。在此期间由于外电路条件（电感负载）使漏源电压V_DS变化不大，因此驱动电流仍主要流向栅源电容C_GS。

阶段三（t2-t3） 漏源电压自t2时刻起开始下降，续流二极管VD0截止，MOS管进入放大区，由于MOS管处于有源区（放大区，或者也叫饱和区),而漏极电流又已达到稳态，由转移特性决定了栅源电压几乎不能变化，反应在图3中为 平台 部分曲线。所以在此期间驱动电流几乎全部流向漏栅电容C_GD，而栅源电容不吸收电荷。直到t3时刻，漏源电压V_DS=Io*R_DS(on) ，器件进入可调电阻区，该阶段结束。

阶段四（t3-t4） 在t3时刻，MOS管进入可调电阻区，这时MOS管不再受转移特性的限制，栅源电压继续线性上升，直到达到驱动电压值V_GG。但在此阶段因栅漏电容C_GD因为器件导通而增大了，器件等效输入电容增大了，故栅源电压上升速度变慢。

图4 为 MOS管的转移特性曲线。 图中彩色线，对应图3中的时刻，表示MOS管开通过程中的电流移动方向。（这是自己画的，不知道对应的时刻对不对）

************************************************************************

问题:

1、在图3中，t2时刻开始漏源电压V_DS为什么会开始下降？从图4推断，并不是MOS管导通了，它的漏源电压就需要下降，按道理，MOS管的漏源电压能在(t1-t2）时刻保持稳定，那么t3时刻，V_DS为什么会开始下降？问这个问题没有别的意思，只是对于漏源电压下降，没有找到原因。

2、不知道自己绘制的图4，对不对，希望大神能交流一下。

感谢 @水蜘蛛 ，读了你的这个帖子，自己受益良多。

抢个沙发，电压下降，内部结构决定的吧 漏极电流从t1时刻开始增加，一直增加到t2时刻，这个过程中某个寄生电容参数发生了改动，才导致MOS管漏源电压开始下降。自己没有找到，这个改变的寄生电容 已经被添加到社区经典图库喽
http://www.dgfpc.com/ 扁平线电感/bbs/classic/

Vds 怎可能不下降？

Vgg 令管子开通，Cgd 经 D→S 充电，这是一个 电压并联负反馈（Cgd 反馈）拓扑的开通过程。

在图3波形中讨论。从t1时刻到t2时刻，漏极电流ID从零增加到额定值。可不可以这样认为，t1-t2这个时间段内MOS管是一个从开始导通，到完全导通的过程，这一过程中Vds一直没变。自己不明白的是，t1-t2这个时间段MOS管已经导通了，Vds为什么却从t2时刻开始，逐渐下降？为什么不在t1-t2这个过程中下降呢，t2时刻MOS管完全导通后，管子内的导通电路发生了什么变化？ 上个头条，大家一起讨论呗

保护汽车电子设备免受污物和密封失效的影响 引言：汽车电气化正在稳步向前发展。无论采用传统内燃机还是电动动力系统，在汽车使用寿命期内为其敏感电子零部件提供保护是必不可少的。混合动力和电动汽车都面临新的技

2011年～2014年日本线路板企业销售额状况各主要大型PCB厂家的2013年PCB销售额的推测情况见表1，可以预见FPC的销售额会继续大幅增加，2013年智能手机出货台数预估近达到9亿台左右，平板电脑台数达到2亿台左右，与2012年度一

急急急 求助半桥式开关稳压电源控制电路！！半桥式开关稳压电源控制电路，除了SG3525还能用什么芯片tl494应用得最多

大电流电感