联系我们
    插件电感_大电流电感
热门搜索
点击排行
推荐电感
推荐阅读
推荐电感
推荐电感
猜猜你喜欢的
常见问题 您所在的位置: 电感 > 常见问题

电路设计宝典:浅谈555电路设计

来源:    作者:    发布时间:2016-06-17 06:05:42    浏览量:

  555定时器是一种模拟和数字功能相结合的中规模集成器件。一般用双极型(TTL)工艺制作的称为555,用互补金属氧化物(CMOS)工艺制作的称为7555,除单定时器外,还有对应的双定时器556/7556。555定时器的电源电压范围宽,可在4.5V~16V工作,7555可在3~18V工作,输出驱动电流约为200mA,因而其输出可与TTL、CMOS或者模拟电路电平兼容。1972年,美国Signetics公司研制555定时器用于取代机械式定时器的中规模集成电路,因输入端设计有三个5kΩ的电阻而得名。

  一、基本原理

  555时基电路的工作过程如下:当2脚,即比较器A2的反相输入端加进电位低于?VDD的触发信号时,则VT9、VTll导通,给双稳态触发器中的VTl4提供一偏流,使VTl4饱和导通,它的饱和压降Vces箝制VTl5的基极处于低电平,使VTl5截止,VTl7饱和,从而使VTl8截止,VTl9导通,VT20完全饱和导通,VT21截止。因此,输出端3脚输出高电平。此时,不管6端(阈值电压)为何种电平,由于双稳态触发器(VTl4-VTl7)中的4.7kΩ电阻的正反馈作用(VTl5的基极电流是通过该电阻提供的),3脚输出高电平状态一直保持到6脚出现高于?VDD的电平为止。当触发信号消失后,即比较器A2反相输入端2脚的电位高于?VDD,则VT9、VTll截止,VTl4因无偏流而截止,此时若6脚无触发输入,则VTl7的Vces饱和压降通过4.7kΩ电阻维持VTl3截止,使VTl7饱和稳态不变,故输出端3脚仍维持高电平。同时,VTl8的截止使VT6也截止。当触发信号加到6脚时,且电位高于?VDD时,则VTl、VT2、VT3皆导通。此时,若2脚无外加触发信号使VT9、VTl4截止,则VT3的集电极电流供给VTl5偏流,使该级饱和导通,导致VTl7截止,进而VTl8导通,VTl9、VT2。都截止,VT21饱和导通,故3脚输出低电平。当6脚的触发信号消失后,即该脚电位降至低于?VDD时,则VTl、VT2、VT3皆截止,使VTl5得不到偏流。此时,若2脚仍无触发信号,则VTl5通过4.7kΩ电阻得到偏流,使VTl5维持饱和导通,VTl7截止的稳态,使3脚输出端维持在低电平状态。同时,VTl8的导通,使放电级VT6饱和导通。通过上面两种状态的分析,可以发现:只要2脚的电位低于?VDD,即有触发信号加入时,必使输出端3脚为高电平;而当6脚的电位高于?VDD时,即有触发信号加进时,且同时2脚的电位高于?VDD时,才能使输出端3脚有低电平输出。4脚为复位端。当在该脚加有触发信号,即其电位低于导通的饱和压降0.3V时,VT8导通,其发射极电位低于lV,因有D3接入,VTl7为截止状态,VTl8、VT21饱和导通,输出端3脚为低电平。此时,不管2脚、6脚为何电位,均不能改变这种状态。因VT8的发射极通过D3及VTl7的发射极到地,故VT8的发射极电位任何情况下不会比1.4V电压高。因此,当复位端4脚电位高于1.4V时,VT8处于反偏状态而不起作用,也就是说,此时输出端3脚的电平只取决于2脚、6脚的电位。

WS-101D无桥式整流电路WS-101D无桥式整流电路如图2所示,当S2为弱档时,由VD1半波整流,频谱极加上半波脉动直流电压。当S2为强档时,可控硅导通,RL频谱发生器上所加电压为交流220V。该频谱发生器为两支直流电阻为3

IGBT的分类及主要参数IGBT(绝缘栅双极晶体管)作为新型电力半导体场控自关断器件,集功率MOSFET的高速性能与双极性器件的低电阻于一体,具有输入阻抗高,电压控制功耗低,控制电路简单,耐高压,承受电流大等特性,在各种电力变换中获得极广泛的应用。 与此同时,各大半导体生产厂商不断开发IGBT的高耐压、大电流、高速、低饱和压降、高可性、低成本技术,主要采用1um以下制作工艺,研制开发取得一些新进展。   分类及其含义说明  1、低功率IGBT  IGBT应用范围一般都在600

倍加福微型直流电感式传感器公司名称:德州恒华自动化科技有限公司

公司地址:德州宁津经济开发区香江东大街10号

公司电话:0534-3697005

公司传真:0534-3697006

手机:13953422239

邮编:253000

大电流电感
 
在线客服