联系我们
    插件电感_大电流电感
热门搜索
点击排行
推荐电感
推荐阅读
推荐电感
推荐电感
猜猜你喜欢的
动态 您所在的位置: 电感 > 动态

大功率变流器系统H桥低感叠层母线排设计

来源:    作者:    发布时间:2021-07-15 06:45:06    浏览量:

1 引言

大功率变流器正在被越来越广泛的应用,其所使用的igbt越来越短的开关时间导致了过高的dv/dt和di/dt,这就导致了分布杂散电感对功率器件关断特性有更重要的影响。

叠层母排技术可以有效抑制igbt的过电压尖峰。

近年来直流母线排的研究主要有两个方向: (1)由于开关频率越来越高,其母线排的高频模型变得非常重要。

在文献[3]中提出了直流母线排的高频模型,但是这些文章都采用了较小尺寸器件适用的peec方法,通过建立等效电路得到母线排的高频模型,所得到的母线排模型应用范围比较狭窄,而且缺乏工程实用性。

(2)改变母线排形状以实现低电感。

有文献采用给现有母线排开狭长形缺口的方法以改变电流流向,但其减少母排电感的可靠性值得怀疑,因为母线排内的孔洞造成的涡流损耗和电流分布不均可能反而会增加母线排的电感。

本文从实际出发,针对80kva/400a变流系统h桥母线排提出一种新的优化设计方案,从igbt布局,母排结构设计,缓冲吸收电路选择等方面全方位保证母排电感参数达到最优,在实际应用中有很好的可行性和可靠性。

2 igbt并联均流设计 随着市场对兆瓦级大功率变流器的需求激增,目前igbt并联方案已成为一种趋势。

因为igbt并联能够提供更高的电流密度、均匀的热分布、灵活布局以及较高的性价比(这取决于器件及类型)。

通过将小功率igbt模块(包括分立式igbt)、大功率igbt模块进行并联组合,可获得不同额定电流的等效模块,而且实现并联的连接方式也灵活多样。

以高压变频器中广泛采用的h桥拓扑结构功率单元为例,其并联实现可以用不同电路结构的igbt模块,如半桥“ff”、单个“fz”、四单元“f4”和六单元“fs”,如图1所示。

并联可降低模块热集中,使其获得更加均匀的温度梯度分布,较低的平均散热器温度,这有益于提高热循环周次。

因此,igbt并联是大功率设计应用的最佳解决方案之一。

igbt并联均流设计 然而,并联igbt之间静态与动态性能的差异会影响均流,使得输出电流不得不被降额。

而且电流分布不均匀会导致杂散电感参数增大,由于直流环节的杂散电感,在igbt关断时会出现过电压,可能导致模块损坏。

从均流角度方面来看,并联设计好坏对降额起关键性的作用,且远大于igbt自身参数差异性所引起的问题。

因此,并联应重点考虑如何通过设计确保均流。

有文献说明了影响igbt均流的五个重要因素。

并联设计应该集中在这些因素上面以优化驱动回路、功率换流回路、模块布局以及冷却条件等,其目的是确保每个并联支路尽可能实现对称。

较多文献提供了igbt均流措施,igbt生产厂商也会提供相应的技术支持,在此不再赘述。

3 母线排低电感结构设计 3.1 叠层母线排结构 由邻近效应原理可知,某一导体的高频电流在邻近的导体层会形成辐射干扰电流。

对于双层铜排,当电流源路径与地平面互相叠层并使间距满足绝缘层厚度远小于母排宽度时,高频电流将主要分布在两块铜排相临近的两个内部平面上,部分高频磁场可以相互抵消,相当于等效减小了回路电感。

叠层母线排与平行母线排电感大小比较如图2所示。

叠层母线排结构 3.2 电流路径设计 如果连接线路和器件构成一个“回路”,即如图3上半部分所示回路。

换流回路上叠加的各感应电压将会和直流母线电压一起加在功率器件上,产生关断电压尖峰。

尖峰过高可能造成器件过压击穿、增大开关损耗、加剧共模干扰,甚至带来局部放电的危险。

因此,在母线排结构设计中,应该尽量避免回路或者保持电流回路交叉。

电流路径设计

 3.3 电容安排设计 大功率器中分布杂散电感的抑制离不开缓冲电容和电解电容,出于成本考虑,一般选用铝电解电容支撑母线直流电压,由于其耐压等级低,需要大量串并联,连接线路上的杂散电感会造成各并联电容间高频电流分布不均匀,距离功率器件较近的电容会承受高于额定值的电流而急剧发热,因此这两者是工业工程应用中的主要问题。

在电容结构设计中,主要影响因素分别是:电容端子设计方向、电容串联结构设计。

图4分别测量了不同电容端子设计电感的值,图5给出了典型设计方案和主流低电感设计方案中电容串联方式的不同。

从图5中可以得出这样的结论,电容端子的方向对电感有较大影响,而电容采用无环路串联方式可以极大的降低母排电感。

图6给出了电容端子设计良好时母排电流的有限元分析,由图6可以看出在母线排表面电流分布十分均匀,等效作用降低了电感。

不同电容端子设计电感的值 典型设计方案和主流低电感设计方案中电容串联方式的不同 电容端子设计良好时母排电流的有限元分析 4 优化后母排仿真与实验结果 4.1 有限元软件分析结果 图7为实际优化后使用的h桥母线排结构,在考虑到电流路径和电容端子方向及其他优化方式后,使用有限元分析软件ansoft对其表面电流分布进行了仿真。

仿真结果如图8所示。

由图8中可以看出,除母线排开孔处由于涡流效应导致的电流分布不均匀以外,整个母线排的电流分布比较均匀,由此造成的杂散电感经过有限元软件直接提取结果为21nh,可以满足工业要求。

实际优化后使用的h桥母线排结构 仿真结果 4.2 实验验证结果 本节主要通过实验进行典型布局下的母线排igbt过电压波形与采用优化后布局的比较,如图9所示。

实验使用80kva/400v变流器系统。

图10和图11为实验得到的igbt过电压波形,其中图10为采用典型布局的h桥母线排中测得的igbt过电压波形,图11为采用优化后布局的母线排中测得的igbt过电压波形。

由图中可以看出新型母线排布局有良好的抑制过电压效果。

实验验证结果 igbt过电压波形 igbt过电压波形 5 结束语 本文以80kva/400a变流器系统为例,设计了一种新型的叠层母排,得到了以下结论: (1)新型叠层母线的应用使得各器件具有良好的关断特性,可以减少吸收电容的使用个数,缩小系统体积,具有良好的电磁兼容特性; (2)叠层母线的布局中应注意电流路径、电容端子布局等问题,可以有效的减少杂散电感,提高系统的抑制过电压能力。

 

低压测量中对探头的考虑几乎所有示波器都标配了10X衰减无源探头,因为这种探头是在多种应用中进行测量的最佳选择。为覆盖范围最广泛的应用,通用探头的带宽一般在DC-500MHz,一般能够测量几百伏的电压。

改进前导码检测模式的Sub-GHz收发器,更节能!
Silicon Laboratories近期推出高性能,低电流的无线收发芯片Si4455C。覆盖从284到960兆赫的SubGHz频带。Si4455C的发射状态下耗电只有18mA(at 10dBm),standby的电流只有40

FPC的SMT工艺流程FPC的SMT工艺流程基本与PCB-样,具体如图1:在FPC的SMT工艺流程中,由于该类电子元器件的体积及焊接面积都较PCB的要小,因此在组装难度上会更大。针对PFC的SMT中出现的焊接异常在

大电流电感
 
在线客服