基于DSP+CPLD的嵌入式高速图像通信系统设计

　　1 引言

　　随着现代的图形采集技术发展迅速，各种基于ISA，PCI，USB1.1等总线的图形采集卡速度已经不能满足用户的需求，而采用 USB2.0以后就可以解决这个传输速度上的瓶颈，USB2.0的速度是480Mbits/s，完全可以满足图像采集、传输以及后续处理的要求。系统中采用 DSP+CPLD的硬件设计方案，采用现场可编程芯片 CPLD及两片 SRAM构成的图像采集和存储系统，可以根据不同的需要进行现场编程，具有通用性好、价格相对便宜，易于系统调试，升级等特点。系统中 CPLD选择的型号是 ALTERA公司的MAX7000系列低功耗芯片EPM7128A。片外大容量 SRAM是DSP与 CPLD的联系桥梁，系统设计也利用这座桥梁将 USB和 CPLD有机地联系起来。该系统的市场调查表明，适应于各种主动或被动的监测场合，以及医疗、公安和工业检测当中。 2 系统的硬件设计方案图像通信系统包括以下四个部分，如图 1所示：

　　（1） 图像采集模块，由线阵 CCD、CCD 驱动信号增强电路、CPLD 和 A/D 组成，用于采集图像信号，并将模拟信号数字化，以便 DSP 处理。本系统采用黑白高速线阵TH7814A，该 CCD 为双路输出，像敏单元尺寸7 ？m，最高驱动频率 50 MHz;CCD 驱动信号增强电路是为满足该 CCD 所需的 9 V 高速驱动而设计的;A/D 芯片采用 SAA7111A，它由双通道模拟预处理电路、自动钳位和增益控制、时钟产生电路、数字多标准译码器色度/饱和度/对比度控制电路、彩色空间矩阵和 27MHz数据处理通道七部分组成，并由 DSP模拟I 2C总线进行时序配置，以上器件同步驱动脉冲均由 CPLD 产生。

　　（2）图像信号的处理和控制模块，该模块由 DSP和两片 SRAM组成，完成了整个系统图像数据的处理和对各模块的集中控制与处理，DSP选用了 TI公司的通用 16位定点 DSP芯片 TMS320VC5409，其指令的处理速度达到 100MIPS，通过片内的锁相环倍频使 DSP内部工作在 100M的频率上，而外部的工作频率可以相对较低，这就降低了电路设计的要求，提高了工作的稳定性。该系统图像采集的一帧图像是 720×576象素，如果取彩色图像，每象素用 2个字节表示，每帧图像是 720×576×16=*Mb，分成奇数场和偶数场分别存储在两片 SRAM中，则每片的 SRAM存储 3.2Mb的图像数据，因此选用了 256K×1*M位的静态存储器（SRAM）。在图像处理领域，通常只需要黑白图像，可以只取图像的黑白部分，每象素用 1个字节表示，每帧图像是 3.2Mb ，每片 SRAM存储 1.6Mb的图像数据。所采用的 EZ-USB芯片理论速率是 480Mbps，实际测得的速率是 320Mbps，因此图像采集卡每秒传输约 5帧彩色图像或 10帧黑白图像。

基于改进Jung方法的实时背景提取算法 摘 要： 结合帧间差分信息和Jung背景提取算法，提出了一种改进的用于运动目标检测的实时背景提取算法。该算法利用视频连续图像帧之间的差异信息加速背景更新过程，提取的背景图像能够快速适应背景中物体的

变压器工程师的心酸史 今天是周六，刚完成了一个车载充电DC TO DC的整套变压器样品，忙里偷闲，来坛吐槽一下心情。


作为一个在变压器行业中混迹江湖10多年的老油条来说，在阴沟里翻船的事是数不胜数

阻抗匹配原理及负载阻抗匹配 信号或广泛电能在传输过程中，为实现信号的无反射传输或最大功率传输，要求电路连接实现阻抗匹配。阻抗匹配关系着系统的整体性能，实现匹配可使系统性能达到最优。阻抗匹配的概

 1/3    1 2 3 下一页 尾页