工程师分享：基于FPGA的GPU原型优化设计

　　安迪•乔力是一名高级应用程序顾问——该程序即Synopsys全球产品线领导品牌，基于FPGA的原型设计。安迪已从事FPGA技术研发25年多。最近，他又开始向客户提供支持，支持他们建立在Synopsys HAPS平台上的复杂CPU SoC和GPU IP原型设计需求，并同时在全球范围内对嵌入在用户程序中相同SoC和GPU IP的开发提供支持。

　　PowerVR Rogue GPU的建立基于效率市场领先的原则，这使过去几代图像处理器的性能得以显著提高。为了获得高性能，GPU架构利用强大的并行处理能力来处理高要求的图像和计算任务。为获得高性能而配置GPU IP时，设计团队面临的是多重的挑战。他们需将复杂、高门数的设计融入单一FPGA有限的空间里。考虑到Series6、Series6XE 和Series6XT系列的可扩展性（从半个到八个集群），在尝试测试这些复杂设备时却面临着更多的挑战。

　　PowerVR Series6XT GPU的规模是从两个集群到八个集群。由于其它选择（即制造测试芯片）的过程变得越来越昂贵且耗时，Synopsys和Imagination便合作打造更具活力基于FPGA的原型设计结构。由此，使用多个FPGA甚至是最大的PowerVR GPU建模的新型优化流程便得以问世。下述将具体展示获得这一建树的经历。

　　GPU原型设计需求

　　Synopsys所做的第一步是启动一个概念验证项目。这个项目为Imagination的PowerVR Series6 GPU展示了基于FPGA的原型设计。原型设计环境包括一个独立回归测试的顶层测试架构。试架构通过PCIe端口和使用DDR3存储接口的存储测试激励和结果连接至PC主机。这使得测试团队得以控制和分析GPU，并通过Universal Multi-Resource BUS （UMRBus）对系统进行配置且从PC主机访问测试和结果数据。

小信号运算放大电路图此页面是否是列表页或首页？未找到合适正文内容。

刚性基板和封装基板的最终电子产品需求低迷近一两年日本印制电路行业面临着巨大的冲击与产品结构、生产体制的大转变。正如日本电子信息技术产业协会（JEITA）编制发表的《2013年度版日本电子安装技术路线图》中所分析的

SSO的LC电源滤波电路算法完善1 引 言
同步开关噪声(SSN)是由IO 输出缓冲同时开关产生的，也被称作同步开关输出噪声(SSO)。产生SSO 的一个主要原因是电源分配系统(PDS)存在阻抗。今朝常用的体例是在紧靠芯

 1/2    1 2 下一页 尾页